Biostar G41D3 - SET UP Instrukcja Użytkownika Strona 8
- Strona / 26
- Spis treści
- BOOKMARKI
Oceniono. / 5. Na podstawie oceny klientów
CPU Burst Write
Assembly
El chipset mantiene cuatro buffers de escritura. Cuando esta opción está ENABLED, el chipset
puede mandar largas series de datos desde estos buffers
CPU Core Voltaje
El voltaje debe coincidir con las especificaciones del procesador, o poner el valor en AUTO para
que la placa base lo detecte automáticamente. Solo los locos del OVERCLOCKING se atreven a
cambiar este valor para conseguir un funcionamiento estable cuando el procesador está funcionando
por encima de la velocidad de reloj o de bus recomendada: ¡¡OJO!! Podemos "freír" el procesador.
CPU Fan on Temp High
Cuando el procesador alcanza la temperatura escogida el ventilador del disipador se pone en
funcionamiento.
CPU Host/PCI Clock
Lo normal es que esté en DEFAULT, pero se puede escoger una combinación entre el bus del
procesador y el bus PCI, teniendo en cuenta que el bus PCI debe ser 33MHz aproximadamente. Es
decir 1/2 para 60-75MHz y 1/3 para 95-112MHz. Para forzar a 124, 133, 140 o 150MHz debemos
optar por 1/4, si la placa base lo permite. Si un periférico PCI funciona demasiado por encima de los
33MHz, es posible que se produzcan errores, pudiendo llegar a dañar el periférico. Este parámetro
tiene gran valor para los amantes del OVERCLOCKING.
CPU Internal Cache
/External Cache
La memoria caché es un tipo de memoria adicional mucho más rápido que la memoria RAM. Los
p
rocesadores 486 y superiores contienen memoria caché interna, y los ordenadores modernos poseen
memoria caché externa. Los datos almacenados en la memoria caché se transfieren mucho más
rápido y por ello ambas opciones deben estar ENABLED
CPU L1 Cache /L2 Cache
Igual que el parámetro anterior. L1= internal; L2=external.
CPU L2 Caché ECC
Checking
Los procesadores Pentium II a partir de 300MHz y algunas unidades a 266MHz llevan una caché
con Código de Corrección de Errores. Si este parámetro está ENABLED, el procesador comprueba
con regularidad la integridad de los datos almacenados en la caché de nivel 2. Esto supone un nivel
extra de seguridad en los datos (al igual que instalar memoria RAM ECC - típica en ordenadores que
vana funcionar como servidores de aplicaciones) pero ralentiza ligeramente el equipo
CPU Line Read
Este campo permite habilitar (ENABLED) o desabilitar (DISABLED) las lecturas de línea
completa del procesador
CPU Line Read Multiple
LINE READ quiere decir que el procesador lee una línea completa de la caché. Cuando una línea de
la cache esta llena contiene 32 bits de datos. Si la línea está llena, el sistema sabe cuántos datos leerá
y no necesita esperar a la señal de fin de datos, y por ello está libre para hacer otras cosas.
Cuando este apartado está ENABLED el sistema puede leer más de una línea completa de caché de
cada vez.
CPU Line Read Prefetch
Ver el campo siguiente. Cuando este apartado está ENABLED, el sistema puede adelantar la lectura
de la siguiente instrucción e iniciar el siguiente proceso. ENABLED mejora las prestaciones del
equipo.
CPU Read Multiple
Prefetch
El PREFETCH ocurre cuando durante un proceso (leyendo del bus PCI o de la memoria) el chipset
empieza a leer la siguiente instrucción. El chipset tiene cuatro líneas de lectura. Un prefetch múltiple
quiere decir que el chipset puede iniciar la lectura de más de una instrucción durante un proceso.
ENABLED mejora las prestaciones del equipo
CPU to DRAM Page
Mode
Cuando está DISABLED la controladora de memoria cierra la página de memoria después de cada
acceso. Cuando está ENABLED, la página de memoria permanece abierta hasta el siguiente acceso
a memoria
CPU to PCI Buffer
Cuando está ENABLED, las escrituras del procesador al bus PCI pasan por los buffer, para
compensar así la diferencia de velocidad entre el procesador y el bus PCI. Cuando está DISABLED
el procesador debe esperar a que se acabe una escritura antes de comenzar otra.
CPU-to-PCI Burst Mem.
WR
Este parámetro se encuentra en las placas base con el chipset SIS5597, y cuando está ENABLED el
chipset puede enviar ráfagas de datos desde sus buffers a los dispositivos PCI
CPU to PCI Byte Merge
BYTE MERGING
permite la fusión de datos en escrituras consecutivas del procesador al bus PCI
con la misma dirección de memoria, dentro de la misma localización del buffer de escritura. La
colección fusionada de datos es enviada por el bus PCI como un dato simple. Este proceso sólo tiene
lugar en el rango compatible VGA(0A0000-0BFFFF).
CPU-to-PCI IDE Posting
Seleccionando ENABLED se optimizan las transferencias del procesador al bus PCI.
Los datos del procesador al bus PCI pueden pasar por el buffer o pueden ser enviados a ráfagas.
Ambos rasgos (POSTING y BURSTING) mejoran las prestaciones del equipo. Estos son los
métodos:
POST/CON.BURST
Posting and conservative bursting
CPU to PCI
POST/BURST
POST/Agg.BURST
Posting and aggressive bursting
Powiązane produkty i podręczniki dla Części komputerowe Biostar G41D3 - SET UP
(53 strony)
(87 strony)© 2020, manymanuals.pl. Wszelkie prawa zastrzeżone. | 0.035 s |
Manymanuals.com
Manymanuals.de
Manymanuals.fr
Manymanuals.it
Manymanuals.pl
Manymanuals.cz
Manymanuals.es
Manymanuals-pt.com
Komentarze do niniejszej Instrukcji